PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-191099

(43)Date of publication of application: 28.07.1995

(51)Int.CI.

G01R 31/28 G01R 31/3183

(21)Application number: 05-348554

(71)Applicant: HITACHI ELECTRON ENG CO LTD

(22)Date of filing:

27.12.1993


(72)Inventor: MIYAHARA KUNIHIKO

(54) IC INSPECTION DEVICE

(57)Abstract:

PURPOSE: To make the width of an address conversion table freely settable by generating the access address of a memory storing the address conversion table by combining data from a pattern generator and data stored in a register.

CONSTITUTION: An IC inspection device is provided with an address register 5a. A selector adds the address signal of a RAM 3 to the signals of a pattern generating section 1 and register 5a upon receiving the signals. The selector selects the bit at a designated digit place from among the lower-order m-bit data of the (n+m)-bit data of the pattern generating section 1 upon receiving the m-bit data. In addition, the selector selects the bit at a designated digit place from among the m-bit data of the register 5a and generates (m+m)-bit data of address signals by combining the selected bits. A control data register 6a which stores the data for selecting the digit place of the data of the section 1 and inverter circuit 6b which generates selective control data are provided. Address conversion tables 4a-4x are stored in the RAM 3.



LEGAL STATUS

[Date of request for examination]

14.03.2000

[Date of sending the examiner's decision of rejection]

20.08.2002

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁(JP)

(12) 公開特許公報 (A) (11)特許出願公開番号

庁内整理番号

特開平7-191099

(43)公開日 平成7年(1995)7月28日

(51) Int. C I. 6

識別記号

F I

技術表示箇所

GOIR 31/28 31/3183

G01R 31/28

M Q

審査請求 未請求 請求項の数2

F D

(全5頁)

(21)出願番号

(22)出願日

特願平5-348554

平成5年(1993)12月27日

(71)出願人 000233480

日立電子エンジニアリング株式会社

東京都渋谷区東3丁目16番3号

(72) 発明者 宮原 邦彦

東京都千代田区大手町二丁目6番2号 日立

電子エンジニアリング株式会社内


(74)代理人 弁理士 梶山 佶是 (外1名)

(54) 【発明の名称】 I C検査装置

(57)【要約】

【目的】アドレス変換テーブルを記憶するメモリの容量 を低減し、アドレス変換条件を短時間で切り換えること ができるようにした、IC検査装置を提供することにあ

【構成】パターン発生部と、複数のアドレス変換テープ ルを記憶するメモリと、このメモリをアクセスするアド レス信号のデータを記憶するアドレスレジスタと、この アドレスレジスタのデータを第1のデータとして受けパ ターン発生部のデータを第2のデータとして受けて第1 のデータの所定のビットと第2のデータの所定のビット をそれぞれ制御信号に応じて選択してメモリのアドレス 信号を発生してメモリに送出するセレクタと、制御信号 を記憶してセレクタへ送出する制御データレジスタとを 備えるものである。



【特許請求の範囲】

【請求項1】バターン発生部と、複数のアドレス変換テーブルを記憶するメモリと、このメモリをアクセスするアドレス信号のデータを記憶するアドレスレジスタと、このアドレスレジスタのデータを第1のデータとして受け前記バターン発生部のデータを第2のデータとして受けて第1のデータの所定のビットと第2のデータの所定のビットをそれぞれ制御信号に応じて選択して前記メモリのアドレス信号を発生して前記メモリに送出するセレクタと、前記制御信号を記憶して前記セレクタへ送出す10る制御データレジスタとを備えるIC検査装置。

1

【請求項2】さらに、プロセッサを有し、前記制御データレジスタは、第1のデータのうちから前記セレクタが前記アドレス信号として出力する桁を選択するためのデータを記憶するレジスタとこのレジスタのデータを反転して前記セレクタが前記アドレス信号として出力する桁を選択するためのデータを発生するインバータ回路とからなり、前記プロセッサは、前記レジスタをデータを送出し、前記アドレスレジスタに前記アドレス信号のデータを送出する請求項1記載のIC検査装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、メモリなどの I C の 検査を行うための I C 検査装置に関し、詳しくは、パタ ーン発生部により発生されたアドレス信号の論理アドレ スから物理アドレスへの変換(アドレス・スクランブ ル)を行うためのアドレス変換回路に関する。

[0002]

【従来の技術】従来のIC検査装置におけるアドレス変換方式は、アドレス変換テーブル(一般にランダムアクセスメモリに置かれる)を備え、パターン発生部から出力されたアドレス信号をアドレス情報として用いアドレス変換テーブルの読み出しを行うことにより、アドレス変換テーブルは、一般に、IC検査装置の中央処理部(CPU)により書き換え可能となっている。

【0003】図2は、本願出願人の出願になる特開昭63-166100号に示すアドレス変換方式である。図中、1は「C検査装置のパターン発生部である。このパターン発生部1は一般にアルゴリズミック・パターン発40生回路であり、「C検査装置の中央処理部(CPU)2からロードされたプログラムに従ってアドレス信号Aさらにはデータパターン、その他の制御信号などを発生する。3はランダムアクセスメモリであり、これには複数のアドレス変換テーブル41~4nが格納される。このランダムアクセスメモリ3は中央処理部2からアクセスが可能であり、検査に先立って各アドレス変換テーブル4に異なった変換条件のアドレス変換情報が書き込まれる。

【0004】Sはアドレス変換テーブル4を選択的に有 50 じて選択してメモリのアドレス信号を発生してメモリに

効にするためのテーブル選択信号であり、これは中央処理部2からレジスタ5に設定される。当然、このテーブル選択信号Sは中央処理部2により制御可能である。前記アドレス信号Aおよび前記テーブル選択信号Sは、ランダムアクセスメモリ3に対してアドレス情報信号として入力される。

【0005】このような構成において、パターン発生部 1から出力されたアドレス信号Aおよびテーブル選択信 号Sをアドレス情報信号として、ランダムアクセスメモ リ3がアクセスされる。その結果、テーブル選択信号S により有効にされた一つのアドレス変換テーブル4の、 前記アドレス信号Aによって決定されるアドレスの情報 が読み出され、アドレス変換後のアドレス信号Bとして ランダムアクセスメモリ3より出力される。

【0006】アドレス変換条件の切り換えが必要となった場合、中央処理部2側から、必要なアドレス変換テーブル4を有効にするためのテーブル選択信号Sがレジスタ5に再設定されることにより、そのアドレス変換テーブル4に対応する変換条件でアドレス信号Aのアドレス変換が行われる。このようなテーブル選択信号Sの設定操作は短時間で行うことができるから、アドレス変換条件の切り換えのための検査の中断時間は極めて短くすることができる。したがって、アドレス変換条件を実時間でダイナミックに切り換えながら検査を行うことも可能である。

[0007]

30

【発明が解決しようとする課題】しかし、レジスタに記憶されるデータは、あらかじめ固定されたいくつかのアドレス変換テーブルの幅は、レジスタ5に記憶されるエCデバルの要換でした。一方、テストされるICデバイのアドレスやデータのピット幅には、種々のものがある。その結果、最大のピット幅に合わせてアドレス変換テーブルを個々に用意しておくことが必要になり、変換テーブルの数が多くなると記憶するRAMの記憶容量が大きくなる欠点がある。この発明は、このような従来の問題点を解消し、アドレス変換テーブルを記憶するメモリの容量を低減し、アドレス変換条件を短時間で切り換えることができるようにした、IC検査装置を提供することにある。

[0008]

【課題を解決するための手段】この目的を達成するために、この発明のIC検査装置の特徴は、バターン発生部と、複数のアドレス変換テーブルを記憶するメモリと、このメモリをアクセスするアドレス信号のデータを記憶するアドレスレジスタと、このアドレスレジスタのデータを第1のデータとして受けバターン発生部のデータを第2のデータとして受けて第1のデータの所定のビットと第2のデータの所定のビットをそれぞれ制御信号に応じて選択してメモリのアドレス信号を発生してメモリに

送出するセレクタと、制御信号を記憶してセレクタへ送 出する制御データレジスタとを備えるものである。

[0009]

【作用】このように、アドレス変換テーブルを記憶した メモリのアクセスアドレスをパターン発生器からのデー タとレジスタに記憶したデータとを組み合わせて発生さ せるようにすることで、記憶されたアドレス変換テープ ルの幅を自由に設定することができる。しかも、パター ン発生器側のデータを上位アドレス側として選択してア ドレスレジスタ側を下位アドレス側にすれば、アドレス 10 を組み合わせたそれぞれの有効となった桁位置の信号m 変換テーブルを一定アドレスおきにアクセスすることが でき、ダイナミックなアドレス変換が高速に可能にな る。その結果、幅が固定されない複数のアドレス変換テ ーブルを選択的に用いてアドレス変換を行うことがで き、アドレス変換テーブルを記憶するメモリの容量も少 なくて済み、あらかじめ異なった変換条件をそれぞれの アドレス変換テーブルに登録しておけば、変換条件を短 時間で切り換えることができる。

[0010]

【実施例】以下、図面を参照し、この発明の一実施例に 20 ついて詳細に説明する。図1は、この発明によるIC検 査装置のアドレス変換部分を中心とした一実施例を示す 概略プロック図である。なお、図2と同様な構成要素は 同一の符号で示す。図2との相違は、レジスタ5に換え てアドレスレジスタ5a が設けられ、パターン発生部1 とアドレスレジスタ 5a の信号(アドレスデータ)をセ レクタ7が受けて、RAM3のアドレス信号がセレクタ 7から加えられることである。セレクタ7は、パターン 発生部1のデータn+mビットのうちその一部である、 下位のmビットのビットアータを受けてそのmビットの 30 対応するアドレスレジスタ5a のデータについての下位 うち指定された桁位置のビットを選択し、さらに、アド レスレジスタ5a のデータmビットの指定された桁位置 のビットを選択してこれら選択したビットを組み合わせ てアドレス信号m+mビットのデータを発生する。な お、RAM3のアクセスされるアドレスは、n+2mビ ット幅である。

【0011】それぞれの桁位置の選択のために、パター ン発生部1のデータの桁位位置選択のための選択制御の データを記憶する制御データレジスタ 6a とこの出力の それぞれの桁ビットの出力を桁対応にインパートして桁 40 アドレスレジスタ 5a のデータの桁位置選択のための選 択制御のデータを発生するインバータ回路 6b とが設け られている。

【0012】そして、RAM3には、記憶エリアの幅が 相違する複数のアドレス変換テーブル 4a ~ 4x が格納 される。このRAM3は、中央処理部2からアクセスが 可能であり、検査に先立って各アドレス変換テーブルに は異なった変換条件のアドレス変換情報が書き込まれ る。制御データレジスタ 6a は、mビットのデータが記

効とする桁位置のデータが"1"に設定され、無効とさ れるデータの桁位置が"0"に設定され、セレクタ7に おいてマスクされるものである。インバータ回路6b は、これの"1"と"0"のビットパターンを反転する ものであり、逆にアドレスレジスタ 5a では、パターン 発生部lのmビットのデータのうち有効とされた桁の信 号が無効になり、無効となった桁の信号が有効になる。 これにより選択されたmビットのアドレス信号は、パタ ーン発生部 1 のデータとアドレスレジスタ 5a のデータ ピットになる。

【0013】その結果、バターン発生部1のデータの上 位の3桁を有効にしてアドレスレジスタ5aのデータの 下位の桁と組み合わせたい場合には、"111000 …"のデータmビットを制御データレジスタ 6a に中央 処理部2から設定すればよい。逆に、パターン発生部1 のデータの下位の3桁を有効にしてアドレスレジスタ5 a のデータの上位の桁と組み合わせたい場合には、"0 00…111"のデータmビットを制御データレジスタ 6a に中央処理部2から設定すればよい。

【0014】上位の桁数、言い替えれば、そのビット幅 がアドレス変換テーブルの幅になる。上位nビットは、 パターン発生部2から提供されるので、ダイナミックに 変更可能であるので、アドレス変換テーブル4a~4x の幅はダイナミックに変えることができる。上位の桁を 固定にする場合には、アドレスレジスタ5a のデータを 上位としてのパターン発生部2から提供されるnビット を固定にすればよい。あるアドレス変換テーブルのアド レスをy番地置きにアクセスしたい場合には、y番地に の桁位置を対応する幅分を有効にして選択すれば可能で

【0015】なお、以上の構成において、パターン発生 部2の上位nビットをなくして、パターン発生部2の発 生ビット数をmビットにし、これをすべてセレクタ7に 送出するようにしてもよい。逆に、点線で示すように、 アドレスレジスタ5a のピット数をm+kビットとして 上位あるいは下位桁のkビットのデータをセレクタ7に 送出することなく、直接RAM3のアドレスアクセスデ ータとテーブル選択信号Sとして使用するようしてもよ い。このようなテーブル選択信号Sを発生する場合に は、インバータ回路 6a をインバータとせずに、独立に 中央処理部2から制御データを設定して記憶するレジス タとし、テープル選択信号 S に対応するセレクタ7の特 定の桁位置のビットをマスクするデータをセレクタ7に 加えるものとんする。

【0016】さらに、点線で示すように、パターン発生 部2の上位nビットのデータを制御データレジスタ6a に送出して次のアドレス信号のセレクタによる桁位置選 憶され、パターン発生部 l のmビットのデータのうち有 50 択をダイナミックに行うようにしてもよい。次にデバイ

ス試験時に必要とされるアドレスサイズがRAM3内部 のアドレス変換テーブル4の1個あたりのサイズよりも 小さく、そのテーブル内をt分割して使用できる場合の 動作を説明する。なお、アドレスレジスタ5a のビット 数をm+kビットとして上位のkビットのデータをセレ クタ7にテーブル選択信号Sとして送出するものとす る。この場合、インバータ回路 6a は、インバータでは なく、テーブル選択信号Sの桁位置をマスクする制御デ ータを記憶するレジスタである。

【0017】RAM3に入力されるアドレス信号A'の 10 内訳を、下位ビットがパターン発生部1からのアドレス パターン信号、上位ビットがアドレスレジスタ 5a から の異種パターンの切換え情報となるようにデータを制御 データレジスタ 6a にデータを設定する。この時、セレ クタ7はアドレス信号Aの下位ピットのうちの上位ピッ トからpビット分の情報とアドレスレジスタ5a の出力 gビット(ただし、p+q=m)を制御データレジスタ 6aの設定により自由に切換えられるので、t分割する ビット数分だけセレクタ7に送出されるようにアドレス アドレスレジスタ 5a の出力が選択されるように切換え 20 ておく。また、テーブル選択信号Sは、対象となる1つ のアドレス変換テープルを指し示すようにアドレスアド レスレジスタ 5a の上位ピットを設定しておく。

【0018】この設定において、パターン発生部1から 出力されたアドレス信号Aによって1つのアドレス変換 テーブル内のt分割された特定の領域がアクセスされ て、アドレス変換後のアドレス信号BとしてRAM3よ り出力される。アドレス変換条件の切換えが必要となっ た場合、中央処理部2側から、必要な領域内のテーブル を有効にするため、アドレスレジスタ 5 a の下位 g ビッ 30 である。 トに再設定されることにより、そのアドレス変換領域に 対応する変換条件でアドレス信号Aのアドレス変換が行 われる。

【0019】また、以上の条件で必要とされる変換テー ブルがRAM3内に収まらない場合は、アドレスレジス タ5a の上位ビットを操作し、テーブル選択信号Sを操 作して、予め別のテーブルに用意しておいた次のアドレ ス変換情報を読出しすることも可能である。このような テーブル選択信号Sの設定操作は短時間で行うことがで 6

きるから、アドレス変換条件を実時間でダイナミックに 切換えながら検査を行うことも可能である。

[0 0 2 0]

【発明の効果】以上の説明から明らかなように、この発 明によれば、アドレス変換テーブルを記憶したメモリの アクセスアドレスをパターン発生器からのデータとレジ スタに記憶したデータとを組み合わせて発生させるよう にすることで、記憶されたアドレス変換テーブルの幅を 自由に設定することができる。しかも、パターン発生器 側のデータを上位アドレス側として選択してアドレスレ ジスタ側を下位アドレス側にすれば、アドレス変換テー ブルを一定アドレスおきにアクセスすることができ、ダ イナミックなアドレス変換が高速に可能になる。その結 果、幅が固定されない複数のアドレス変換テーブルを選 択的に用いてアドレス変換を行うことができ、アドレス 変換テーブルを記憶するメモリの容量も少なくて済み、 あらかじめ異なった変換条件をそれぞれのアドレス変換 テープルに登録しておけば、変換条件を短時間で切り換 えることができる。したがって、検査処理の効率を改善 でき、検査装置の中央処理部により制御データレジスタ のデータを直接設定して制御するようにすれば、アドレ ス変換条件を実時間でダイナミックに切り換えながら検 査を行うことも可能である。さらに、あるアドレス変換 テーブルを用いて検査中に、他のアドレス変換テーブル の書き換えを行うとこができるため、アドレス変換条件 の変更のために、検査が中断されることもなくなる。

【図面の簡単な説明】

【図1】図1は、この発明によるIC検査装置のアドレ ス変換部分を中心とした一実施例を示す概略ブロック図

【図2】図2は、従来のIC検査装置におけるアドレス 変換方式のブロック図である。

【符号の説明】

1…パターン発生部、2…中央処理部、3…RAM、4 a ~ 4x …アドレス変換テーブル、5 …レジスタ、5a …アドレスレジスタ、6…制御データレジスタ、7…セ レクタ、A…変換前アドレス信号、B…変換後アドレス 信号、S…テーブル選択信号。